



به نام خدا

دانشگاه اصفهان

دانشکده فنی و مهندسی

گروه مهندسی برق

مدار مجتمع دیجیتال برنامه پذیر

طراحی و پیاده سازی شتاب دهنده سخت افزاری بدون ضرب کننده با قابلیت فیلترینگ تطبیقی بلادرنگ

دکتر محمد مهدی عیوقی

امیر علی ایمانی پناه

بهار 1405



فهرست مطالب

3	چکیده
3	مقدمه
4	A. معماری کاملاً بدون ضرب کننده
4	B. عبور امن از مرز دامنه های کلاک
4	C. فیلترینگ تطبیقی سخت افزار محور
5	پیشینه تحقیق و مبانی تئوری
5	معرفی سنسورهای ناوبری و مدل سازی نويز
5	1- سنسور لیدار
5	2- واحد اندازه گیری اینرسی
5	مبانی ریاضیاتی تبدیل مختصات با الگوریتم CORDIC
6	فیلتر کالمن ردیاب تطبیقی مبتنی بر شیفت
6	فیلتر FIR مبتنی بر حساب توزیع شده
7	معماری کلان سیستم پیشنهادی
7	ساختار جریان موازی داده ها
8	استراتژی ممیز ثابت
8	طراحی ماژول عبور امن از مرز کلاک
8	توازن تأخیر خط لوله
9	معماری محاسباتی CORDIC: از طراحی مبتنی بر مدل تا بهینه سازی دستی RTL
9	مقایسه توان عملیاتی: معماری موازی (Spartan-6) در برابر پردازنده های متداول (Raspberry Pi 5)
10	ارزیابی عملکرد فیلتر تطبیقی در سرکوب نويز (Behavioral)
11	نتیجه گیری



چکیده

در سیستم‌های رباتیک خودگردان و وسایل نقلیه هوشمند، پردازش بلادرنگ داده‌های سنسوری نظیر لیدار¹ و واحد اندازه‌گیری اینرسی² به دلیل بار محاسباتی سنگین توابع مثلثاتی و فیلترهای تخمین حالت، یکی از گلوگاه‌های اصلی پردازنده‌های عمومی³ محسوب می‌شود. در این پژوهش، یک معماری نوین شتاب‌دهنده سخت‌افزاری مبتنی بر خط لوله⁴ بر روی بستر FPGA طراحی و پیاده‌سازی شده است که بدون استفاده از حتی یک واحد ضرب‌کننده سخت‌افزاری⁵ ترکیب و فیلترینگ داده‌های چندسنسوری را با سرعت بالا انجام می‌دهد. برای تبدیل مختصات قطبی به دکارتی در سنسور لیدار از الگوریتم CORDIC پایپ‌لاین شده 14 مرحله‌ای استفاده شده و جهت حذف نویزهای ناگهانی⁶، یک فیلتر کالمن ردیاب¹ بعدی هوشمند و تطبیقی⁷ مبتنی بر شیفتهنده‌های پویا⁸ طراحی گردیده است. همچنین به منظور حذف لرزش‌های مکانیکی از داده‌های شتاب‌سنج، از یک فیلتر پایین‌گذر 4-تپ FIR با معماری حساب توزیع شده⁹ و جداول جستجو بهره گرفته شده است. نتایج شبیه‌سازی و پیاده‌سازی نشان می‌دهد که سیستم پیشنهادی قادر است در فرکانس کاری 115 مگاهرتز، به توان عملیاتی مداوم 1 نمونه در هر کلاک سایکل دست یافته و در عین حال انرژی مصرفی را نسبت به پردازنده‌های توکار مدرن نظیر ARM Cortex-A76 بیش از 150 برابر بهبود بخشد.

مقدمه

با گسترش روزافزون ربات‌های متحرک خودگردان و سیستم‌های ناوبری خودکار، نیاز به ترکیب دقیق و کم‌تأخیر داده‌های سنسوری به شدت افزایش یافته است. سنسورهای لیدار با تولید ابر نقاط با نرخ بالا و واحدهای اندازه‌گیری اینرسی با ارائه داده‌های شتاب و سرعت زاویه‌ای، دو رکن اساسی در درک محیط و مکان‌یابی ربات به شمار می‌روند. با این حال، تبدیل خام داده‌های قطبی لیدار به مختصات دکارتی نیازمند محاسبه مستمر توابع مثلثاتی غیرخطی (سینوس و کسینوس) است و پایدارسازی داده‌های نویزی این سنسورها به الگوریتم‌های فیلترینگ پیچیده‌ای همچون فیلتر کالمن¹⁰ و فیلترهای پاسخ ضربه متناهی¹¹ نیاز دارد.

¹ LiDAR

² IMU

³ General-Purpose CPUs

⁴ Pipelined Hardware Accelerator

⁵ Zero DSP Utilization

⁶ Spike Outliers

⁷ Adaptive Alpha-Beta Filter

⁸ Dynamic Barrel Shifters

⁹ Distributed Arithmetic - DA

¹⁰ Kalman Filter

¹¹ FIR



پیاده سازی این الگوریتم ها بر روی پردازنده های عمومی مبتنی بر معماری وان نیومن¹² نظیر پردازنده های ARM یا میکروکنترلرها، با چالش های اساسی مواجه است. در مرحله اول آنکه اجرای دستورالعمل ها به صورت ترتیبی¹³ و وابستگی به سلسله مراتب حافظه (Cache/RAM)، منجر به کاهش توان عملیاتی می گردد. دوم آنکه اجرای این پردازنده ها بر روی سیستم عامل های غیریلادرنگ (مانند Linux) سیستم را دچار تأخیرهای متغیر و ناخواسته¹⁴ در مقیاس میلی ثانیه می کند که در کاربردهای ناوبری پرسرعت امنیت ربات را به خطر می اندازد.

در پاسخ به این محدودیت ها آرایه های منطقی برنامه پذیر به عنوان بستری ایده آل جهت پردازش مکانی موازی مطرح می باشند. هدف این مقاله، ارائه یک معماری سخت افزاری کاملاً مازولار و بهینه سازی شده است که سه ویژگی منحصر به فرد را همزمان ارائه می دهد:

A. معماری کاملاً بدون ضرب کننده¹⁵:

جایگزینی تمام عملیات ضرب و تقسیم با تکنیک های شیفت و جمع در الگوریتم CORDIC و فیلتر کالمن و استفاده از معماری حساب توزیع شده در فیلتر FIR، به نحوی که میزان مصرف بلوک های گران قیمت DSP در FPGA به صفر مطلق می رسد.

B. عبور امن از مرز دامنه های کلاک¹⁶:

طراحی بافر همگام ساز دومرحله ای با هند شیک¹⁷ جهت اتصال ایمن سنسورهای کند (با فرکانس متغیر) به هسته پردازشی پرسرعت FPGA بدون بروز خطای شبه پایداری¹⁸.

C. فیلترینگ تطبیقی سخت افزارمحور:

معرفی منطق تصمیم گیری پویای خطا در ساختار فیلتر کالمن، که قادر است با تغییر لحظه ای ضرایب بهره از طریق تغییر میزان شیفت بیتی، نویزهای جهشی و پرش های ناگهانی سنسور را در 1 کلاک سایکل سرکوب نماید.

در ادامه این مقاله، در بخش بعدی مبانی تئوری و ریاضیاتی الگوریتم های به کار رفته تشریح می شود. سپس معماری سخت افزاری سیستم پیشنهادی و طراحی خطوط لوله مورد بررسی قرار می گیرد. در بخش انتهایی به ارزیابی نتایج شبیه سازی و مقایسه عملکرد سیستم و نتیجه گیری اختصاص داشته.

¹² Von Neumann

¹³ Sequential

¹⁴ OS Jitter

¹⁵ Multiplier less Design

¹⁶ Robust CDC

¹⁷ Toggle Handshake CDC

¹⁸ Metastability



پیشینه تحقیق و مبانی تئوری

معرفی سنسورهای ناوبری و مدل سازی نویز

در سیستم های رباتیک متحرک، درک هندسه محیط و برآورد حالات حرکت ربات عمده‌تأ متکی بر همجوشی دو سنسور کلیدی است:

1- سنسور لیدار¹⁹:

این سنسور با تابش پرتوهای لیزر مادون قرمز و اندازه گیری زمان رفت و برگشت نور فاصله شعاعی ربات تا موانع را در زوایای مختلف اسکن می کند. خروجی خام این سنسور به صورت بردارهای قطبی است. چالش اصلی پردازش لیدار، بروز نویزهای جهشی شدید ناشی از انعکاس سطوح صیقلی، شیشه یا ذرات معلق در هوا است که می تواند مقادیر فاصله را به صورت لحظه ای دچار خطا کند.

2- واحد اندازه گیری اینرسی²⁰:

این سنسور متشکل از شتاب سنج های سه محور وژیروسکوپ است که شتاب خطی و سرعت زاویه ای ربات را اندازه گیری می کند. چالش اصلی شتاب سنج در ربات های متحرک، ترکیب شدن شتاب واقعی حرکت با نویزهای لرزشی فرکانس بالا ناشی از چرخش موتور ها و ناهمواری مسیر است.

مبانی ریاضیاتی تبدیل مختصات با الگوریتم CORDIC

برای استفاده از داده های لیدار در نقشه برداری، مختصات قطبی (r, θ) باید به مختصات دکارتی (x, y) تبدیل شود:

$$x = r \cdot \cos \theta, \quad y = r \cdot \sin \theta$$

الگوریتم CORDIC²¹ یک تکنیک تکرارشونده سخت افزاری است که توابع مثلثاتی را صرفاً با استفاده از عملیات شیفت بیتی به راست و جمع/تفریق پیاده سازی می کند. معادلات پایه ای چرخش بردار در مرحله i -ام به صورت زیر است:

$$x_{i+1} = x_i - d_i \cdot y_i \cdot 2^{-i}$$

$$y_{i+1} = y_i + d_i \cdot x_i \cdot 2^{-i}$$

$$\theta_{i+1} = \theta_i - d_i \cdot \tan^{-1}(2^{-i})$$

که در آن $d_i \in \{-1, +1\}$ جهت چرخش را تعیین می کند. با تکرار این فرآیند به مدت 13 مرحله در معماری خط لوله مقادیر سینوس و کسینوس با دقت بالا و بدون نیاز به بلوک های ضرب کننده محاسبه می گردند.

¹⁹ LiDAR - Light Detection and Ranging

²⁰ IMU - Inertial Measurement Unit

²¹ COordinate Rotation Digital Computer

**فیلتر کالمن ردیاب تطبیقی مبتنی بر شیف²²**

به منظور سرکوب نویزهای جهشی لیدار در فضای دکارتی، یک فیلتر کالمن ردیاب 1 بعدی مستقل طراحی شده است. روابط پیش‌بینی²³ و به‌روزرسانی²⁴ در این فیلتر به شرح زیر است:

$$\hat{x}_{pred} = \hat{x}_{k-1} + \hat{v}_{k-1}$$

$$e_k = z_k - \hat{x}_{pred} \quad \text{Innovation Error}$$

$$\hat{x}_k = \hat{x}_{pred} + \alpha \cdot e_k, \quad \hat{v}_k = \hat{v}_{k-1} + \beta \cdot e_k$$

جهت حذف کامل ضرب‌کننده‌ها، ضرایب بهره α و β به صورت توان‌هایی از 2^{-m} انتخاب می‌شوند تا به صورت سخت افزاری با شیف‌دهنده بشکه‌ای²⁵ پیاده‌سازی گردند. نوآوری اصلی در این پژوهش، انتخاب پویای این ضرایب بر اساس اندازه قدر مطلق خطای نوآوری $|e_k|$ است:

- حالت مانور سریع: اگر $|e_k| > 0.5m$ باشد، سیستم ضریب $\alpha = 2^{-1}$ را فعال می‌کند تا ربات به سرعت به تغییر جهت واکنش نشان دهد.
- حالت سرکوب نویز عمیق: اگر $|e_k| \leq 0.125m$ باشد، سیستم ضریب $\alpha = 2^{-3}$, $\beta = 2^{-6}$ را فعال می‌کند تا لرزش‌ها به حداکثر میزان ممکن سرکوب شوند.

فیلتر FIR مبتنی بر حساب توزیع‌شده²⁶

برای حذف لرزش موتور از داده‌های شتاب سنج از یک فیلتر پایین‌گذر 4-تپ پاسخ ضربه متناهی استفاده می‌شود. معادله فیلتر به صورت زیر است:

$$y[n] = \sum_{k=0}^3 c_k \cdot x[n-k]$$

در روش حساب توزیع‌شده، به جای انجام 4 عمل ضرب موازی، نمونه‌های ورودی به صورت بیت‌به‌بیت پردازش می‌شوند و تمام ترکیب‌های ممکن جمع ضرایب (16 حالت) از پیش محاسبه شده و در یک جدول جستجوی کوچک ۱۶ خانه‌ای بر روی تراشه ذخیره می‌گردند. سخت‌افزار در هر کلاک، ترکیب بیت‌های با ارزش ورودی‌ها را به عنوان آدرس جدول می‌خواند و خروجی فیلتر را بدون حتی یک واحد ضرب‌کننده تولید می‌کند.

²² Adaptive Shift-Based Tracking Filter

²³ Prediction

²⁴ Update

²⁵ Barrel Shifter

²⁶ Distributed Arithmetic



معماری کلان سیستم پیشنهادی

ساختار جریان موازی داده‌ها

معماری شتاب‌دهنده پیشنهادی بر روی تراشه FPGA به صورت دو خط لوله پردازشی موازی و کاملاً مستقل طراحی شده است تا هیچ‌گونه وابستگی و تداخل زمانی میان پردازش سنسورها رخ ندهد.

- مسیر پردازشی لیدار: بسته‌های 32 بیتی خام (r, θ) با کلاک ناهمگام سنسور وارد بافر همگام‌ساز دومرحله‌ای²⁷ می‌شوند. زاویه θ وارد هسته CORDIC شده و متغیر فاصله r وارد یک شیفت رجیستر تاخیر 14 مرحله‌ای (Delay Balancing Pipeline) می‌شود تا دقیقاً همزمان با خروجی‌های سینوس و کسینوس به واحد ضرب شیفت‌محور برسد. در نهایت، مختصات دکارتی وارد فیلترهای کالمن تطبیقی محورهای X و Y می‌شوند.
- مسیر پردازشی IMU: داده‌های 16 بیتی شتاب‌سنج به صورت مستقل وارد شیفت رجیستر 4 تپ فیلتر FIR شده و خروجی نرم‌شده مستقیماً از جداول DA استخراج می‌شود.




Figure 1: بلوک دیاگرام معماری کلان شتاب‌دهنده سخت‌افزاری چند سنسوری پیشنهادی بر روی FPGA با ساختار موازی بدون ضرب‌کننده

²⁷ Toggle Handshake CDC



استراتژی ممیز ثابت

به منظور بهینه‌سازی مصرف منابع منطقی و دستیابی به فرکانس کاری بالاتر، از محاسبات اعشاری استاندارد IEEE 754 Floating-Point صرف‌نظر شده و تمام عملیات بر اساس سیستم اعداد ممیز ثابت علامت‌دار 16 بیتی در قالب استاندارد Q3.13 پیاده‌سازی شده است. در این فرمت، 1 بیت به علامت، 2 بیت به بخش صحیح (با قابلیت نمایش محدوده $[-4m, +3.99, m]$) و 13 بیت به بخش اعشاری اختصاص یافته است. این ساختار، رزولوشن محاسباتی را به 2^{-13} (معادل 0.122 میلی‌متر) می‌رساند که دقتی فراتر از خطای فیزیکی سنسورهای لیدار تجاری (که معمولاً $\pm 1cm$ است) ایجاد کرده و از بروز خطای کوانتایزیشن محسوس جلوگیری می‌نماید.

طراحی ماژول عبور امن از مرز کلاک

یکی از چالش‌های اساسی در سیستم‌های ترکیبی سنسوری، ناهمگام بودن ساعت کارکرد سنسورها با فرکانس ساعت داخلی تراشه است. در این پروژه، داده‌های لیدار با کلاک متغیر و کند سنسور ارسال می‌شوند، در حالی که هسته پردازشی شتاب‌دهنده با کلاک پرسرعت سیستم تغذیه می‌گردد. اتصال مستقیم این دو دامنه کلاک منجر به بروز پدیده مخرب شبه‌پایداری²⁸ خواهد شد.

برای رفع این چالش، یک ماژول همگام‌ساز ایمن مبتنی بر پروتکل هندشیک دوطرفه با عرض داده پارامتریک طراحی گردید. در این معماری، به محض معتبر شدن داده‌های سنسور، سیگنال درخواست تغییر وضعیت داده (req_toggle) و داده‌ها در یک بافر ایزوله ذخیره می‌شوند این سیگنال سپس از طریق یک زنجیره همگام‌ساز دو مرحله‌ای (با دو فلیپ فلاپ) وارد دامنه کلاک سریع سیستم شده (req_sync1 و req_sync2) تا از بروز خطای شبه‌پایداری جلوگیری گردد. با استفاده از یک مدار تشخیص لبه، تغییر وضعیت سیگنال ردیابی شده و پس از پردازش، سیگنال تأیید (ack_toggle) به دامنه سنسور بازگردانده می‌شود. این معماری کاملاً سنتزپذیر بوده و از بروز مشکل درایورهای چندگانه روی تراشه‌های سری Spartan-6 جلوگیری می‌کند.

توازن تأخیر خط لوله

در طراحی معماری‌های خط لوله‌ای، حفظ همگام زمانی فاز داده‌های همبسته حیاتی است. هسته مثلثاتی CORDIC در این شتاب‌دهنده برای محاسبه مقادیر سینوس و کسینوس زاویه θ به 13 کلاک سایکل زمان نیاز دارد. از آنجا که دیتای فاصله خام لیدار r همزمان با زاویه دریافت می‌شود، یک شیفت‌رجیستر تأخیر 14 مرحله‌ای (تأخیر CORDIC + یک کلاک ثبت خروجی) تعبیه شده است تا متغیر r در لبه‌ی کلاک چهاردهم، دقیقاً همگام و هم‌فاز با مقادیر سینوس و کسینوس به واحد مقیاس‌دهی برسد.

²⁸ Metastability



معماری محاسباتی CORDIC : از طراحی مبتنی بر مدل تا بهینه‌سازی دستی RTL

بخش تبدیل مختصات این شتاب‌دهنده، نیازمند طراحی یک الگوریتم CORDIC بدون استفاده از واحدهای ضرب‌کننده بود. فرآیند توسعه این هسته در دو فاز کاملاً متمایز و مهندسی انجام گرفت:

1. طراحی مبتنی بر مدل²⁹ برای معماری‌های نوین: در گام نخست، از ابزار **MATLAB HDL Coder** جهت توسعه سریع و تولید معماری پایپ‌لاین توزیع‌شده استفاده گردید. با اعمال متدولوژی Retiming در متلب، انتظار می‌رفت ابزار سنتز به صورت خودکار رجیسترها را در لایه‌های میانی منطق توزیع کند. این رویکرد برای پیاده‌سازی روی تراشه‌های مدرن‌تر (مانند خانواده Artix-7 یا Zynq در محیط Vivado) بسیار ایده‌آل است.
2. بهینه‌سازی دستی سخت‌افزار³⁰ برای تراشه‌های کلاسیک: ارزیابی‌های زمان‌بندی³¹ نشان داد که موتور سنتز XST در محیط Xilinx ISE 14.7 قادر به اجرای صحیح الگوریتم Retiming بر روی معماری Spartan-6 نبوده و با انباشت منطقی بیش از 130 گیت متوالی، فرکانس سیستم را به شدت کاهش می‌دهد تا حوالی 28 مگاهرتز. جهت غلبه بر این گلوگاه ابزاری، هسته RTL مجدداً به صورت کاملاً دستی بازنویسی شد. در این معماری نوین، یک خط لوله صریح 13 مرحله‌ای³² با جایگذاری دقیق فلیپ فلاپ‌ها ما بین عملیات‌های شیفت و جمع پیاده‌سازی گردید. این بهینه‌سازی سطح پایین، مسیر بحرانی را متلاشی کرده و بیشینه فرکانس کاری تراشه را با جهشی چشمگیر به 115.399MHz ارتقا داد.

مقایسه توان عملیاتی: معماری موازی (Spartan-6) در برابر پردازنده‌های متداول (Raspberry Pi 5)

یکی از دستاورد های کلیدی این پژوهش، اثبات برتری پردازش مکانی موازی در برابر معماری ترتیبی وان‌نیومن است. پردازنده‌های عمومی مدرن نظیر پردازنده 4 هسته‌ای ARM Cortex-A76 به‌کاررفته در Raspberry Pi 5 با فرکانس کاری 2.4 گیگاهرتز، با وجود کلاک بسیار بالا، برای پردازش داده‌های لیدار نیازمند طی کردن چرخه‌های واکنشی، دیکد و اجرای نرم افزاری توابع کتابخانه‌ای (نظیر std::cos) هستند. علاوه بر این، اجرای این الگوریتم‌ها بر بستر سیستم عامل‌های غیربلادرنگ (مانند Linux) منجر به بروز تاخیرهای متغیر در مقیاس میلی ثانیه می‌گردد که برای ربات‌های متحرک پرسرعت خطرآفرین است.

²⁹ Model-Based Design

³⁰ Hand-crafted RTL

³¹ Timing Analysis


³² Explicit 13-Stage Pipeline



در مقابل، معماری شتاب‌دهنده پیشنهادی بر روی تراشه اقتصادی نسل گذشته (Spartan-6)، با بهره‌گیری از خط لوله فول پایپ‌لاین دستی، به فرکانس کاری 115 مگاهرتز دست یافته است. در این معماری، تأخیر پردازشی کاملاً و برابر با 14 کلاک‌سایکل است. از آنجا که نرخ توان عملیاتی سیستم 1 نمونه در هر کلاک است، این تراشه قادر به پردازش 115 میلیون نقطه سنسوری در ثانیه با جیتر صفر می‌باشد. از منظر بازدهی انرژی، در حالی که تراشه رزبری‌پی 5 تحت بار کامل پردازشی نیازمند توانی معادل 8 الی 12 وات است، شتاب‌دهنده FPGA طراحی‌شده با توانی کمتر از 0.5 وات عمل می‌کند. این مقایسه نشان می‌دهد که با طراحی اصولی RTL، یک تراشه ارزان‌قیمت می‌تواند بازدهی پردازش-بر-وات را تا بیش از 100 برابر نسبت به سیستم‌های نهفته مدرن ارتقا دهد.

ارزیابی عملکرد فیلتر تطبیقی در سرکوب نویز (شبیه‌سازی Behavioral)

جهت ارزیابی صحت عملکرد معماری بدون ضرب‌کننده و واکنش فیلتر کالمن ردیاب به نویزهای جهشی لیدار، شبیه‌سازی‌های دینامیک سیستم در نرم‌افزار ModelSim انجام گرفت. شکل 2 نتایج شبیه‌سازی تزریق نویز را نشان می‌دهد.





نتیجه گیری

در این پژوهش، یک شتاب‌دهنده سخت‌افزاری کاملاً موازی، ماژولار و فاقد ضرب‌کننده سخت‌افزاری جهت ترکیب و فیلترینگ بلادرنگ داده‌های سنسوری در سیستم‌های رباتیک طراحی گردید. توسعه هسته CORDIC از طریق بازنویسی دستی خط لوله و اعمال رجیسترهای توزیع شده سبب شد تا محدودیت‌های ابزار سنتز دور زده شده و فرکانس کاری روی تراشه‌های ارزان قیمت به 115 مگاهرتز ارتقا یابد. ترکیب این هسته محاسباتی با فیلتر کالمن شیفت‌محور و فیلتر FIR مبتنی بر حساب توزیع‌شده، راهکاری فوق‌کم‌توان، ایزوله از جیتر و به شدت پرسرعت ارائه داد که می‌تواند به عنوان یک ماژول استاندارد در واحدهای ناوبری اتومبیل‌های خودران و ربات‌های صنعتی مورد استفاده قرار گیرد.

در راستای توسعه علم متن باز و امکان اعتبارسنجی مجدد نتایج، تمامی کدهای توسعه یافته در این پژوهش شامل معماری‌های اولیه مبتنی بر MATLAB HDL Coder، کدهای Verilog بهینه‌شده به صورت دستی، تست‌بنج‌های ModelSim و گزارش‌های کامل زمان‌بندی (Timing Reports) ابزار Xilinx، در یک مخزن گیت‌هاب در دسترس عموم قرار گرفته است. محققین می‌توانند جهت مشاهده تصاویر باکیفیت و دیاگرام‌های فناوری به پیوند زیر مراجعه نمایند:

<https://github.com/Amir-imani/FPGA-MultiSensor-Accelerator>

منابع

- [1] J. E. Volder, "The CORDIC Trigonometric Computing Technique," in *IRE Transactions on Electronic Computers*, vol. EC-8, no. 3, pp. 330-334, Sept. 1959.
- [2] S. A. White, "Applications of distributed arithmetic to digital signal processing: A tutorial review," in *IEEE ASSP Magazine*, vol. 6, no. 3, pp. 4-19, July 1989.
- [3] C. E. Cummings, "Synthesis and Scripting Techniques for Designing Multi-Asynchronous Clock Designs," in *SNUG (Synopsys Users Group) Proceedings*, 2001.
- [4] MathWorks, "MATLAB HDL Coder: Model-Based Design for FPGA and ASIC," *Technical Documentation*, 2023. [Online].
- [5] Xilinx Inc., "Spartan-6 FPGA Family Data Sheet," *DS160*, 2011. [Online].